Redwood：AI开始自己设计AI芯片，从RTL生成走向芯片工程闭环
本文综合 Architect Labs 的 Redwood 博文与其完整技术论文、以及此前公开的 RTL 生成
Redwood：AI开始自己设计AI芯片，从RTL生成走向芯片工程闭环 Read More »
从RTL到PCB：Cadence“四大AI Super Agent”正在重构芯片设计工作流
过去几年，人工智能进入电子设计自动化领域，主要表现为参数优化、代码生成、设计空间探索等局部能力。但进入2026
从RTL到PCB：Cadence“四大AI Super Agent”正在重构芯片设计工作流 Read More »
把论文变成“会工作的科研智能体”：Nature 论文 Paper2Agent 解析
论文 Reimagining research papers as interactive and relia
把论文变成“会工作的科研智能体”：Nature 论文 Paper2Agent 解析 Read More »
Verilator：把 Verilog“编译成程序”的高速数字电路仿真器
在 FPGA、ASIC 和数字芯片设计中，写完 Verilog 或 SystemVerilog 代码之后，并不
Verilator：把 Verilog“编译成程序”的高速数字电路仿真器 Read More »
AI开始“改进自己”：从 Self-Refine 到递归自我改进 RSI
在人工智能领域，RSI（Recursive Self-Improvement，递归自我改进）指的是：AI 不只
AI开始“改进自己”：从 Self-Refine 到递归自我改进 RSI Read More »